邏輯設計
2007年3月8日 星期四
第一階段實作考試
實作內容: 針對某4 inputs, 1 outpout 電路, 進行真值表, K-Map, 化簡. 所有數位電路設計, 以 Maxplus-II Schematic 方式模擬驗證....
沒有留言:
張貼留言
較新的文章
較舊的文章
首頁
訂閱:
張貼留言 (Atom)
網誌存檔
►
2011
(3)
►
12月
(1)
►
11月
(1)
►
9月
(1)
►
2009
(2)
►
3月
(1)
►
2月
(1)
►
2008
(4)
►
5月
(1)
►
3月
(1)
►
2月
(2)
▼
2007
(6)
►
4月
(1)
▼
3月
(5)
VHDL 教學網站
第一階段實作考試
課程中會用到的工具軟體下載.....SynaptiCAD 試用版 下載
課程中會用到的工具軟體下載.....MaxPlus II 學生版 下載
請95-下學期(96年3月)修課同學在這個訊息下, 留下自己的部落格網址....
關於我自己
慶順
檢視我的完整簡介
沒有留言:
張貼留言