VHDL 教學網站

http://www.te.tku.edu.tw/~ccy/

第一階段實作考試

實作內容: 針對某4 inputs, 1 outpout 電路, 進行真值表, K-Map, 化簡. 所有數位電路設計, 以 Maxplus-II Schematic 方式模擬驗證....

課程中會用到的工具軟體下載.....SynaptiCAD 試用版 下載

1. 按滑鼠右鍵, 選 [另存目標] 到硬碟目錄, 再點選執行 解壓縮 到您要的目錄......

http://www.dyu.edu.tw/~cschen/Verilog%20Computer%20Design/SynaptiCAD.exe


2. 點選執行 SYNCAD.EXE

課程中會用到的工具軟體下載.....MaxPlus II 學生版 下載

1. 按滑鼠右鍵, 選 [另存目標] 到硬碟目錄, 再點選執行 解壓縮 到您要的目錄......

http://www.dyu.edu.tw/~cschen/Verilog%20Computer%20Design/Maxplus2.exe


2. 點選執行 MAXSTART.EXE

請95-下學期(96年3月)修課同學在這個訊息下, 留下自己的部落格網址....

為方便評估同學學習成效, 請在這個訊息下回POST, 留下自己的部落格網址....

回覆意見 comment 格式如下:學號, 名字(後兩字), 網址

例如: S950001, XX, http://????.blogspot.com

謝謝合作.......